



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **08079752 A**(43) Date of publication of application: **22 . 03 . 96**

(51) Int. Cl. **H04N 7/30**  
**H04N 1/41**


(21) Application number: **06207751**(22) Date of filing: **31 . 08 . 94**(71) Applicant: **SANYO ELECTRIC CO LTD**(72) Inventor: **KIDO KENICHI****(54) BLOCK DISTORTION DETECTOR****(57) Abstract:**

**PURPOSE:** To effectively detect block distortion by obtaining respective differences among plural picture elements in symmetrical relation holding a boundary between the blocks of  $(n) \times (n)$  picture elements, comparing the distribution values of the entire differences in vertical and horizontal directions and judging discontinuity.

**CONSTITUTION:** An inverse DCT circuit 1 performs inverse DCT to inputted compressed image data, the data for one field are tentatively fetched in a memory 2 and the presence/absence of the block distortion generation of  $8 \times 8$  picture elements are detected. Thus, 4 picture elements  $\times$  8 lines at vertical and horizontal symmetrical positions holding a block boundary there between are defined as reference picture elements and the differences of the respective adjacent picture elements are detected by difference detection circuit 3 to 5. Difference value distributions obtained by distribution detection circuits 6 to 8 from the differences are compared by a comparator circuit 9 and whether or not the block distortion is generated is judged from the distribution state of discontinuous components. When the block distortion is judged, the

circuit 9 turns on a post-filter 10 and the entire block is filtered. Thus, the block distortion is effectively detected and treated.

COPYRIGHT: (C)1996,JPO



Best Available Copy

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-79752

(43) 公開日 平成8年(1996)3月22日

(51) Int.Cl.<sup>6</sup>

H 0 4 N 7/30  
1/41

識別記号

庁内整理番号

B

F I

H 0 4 N 7/ 133

技術表示箇所

Z

審査請求 未請求 請求項の数3 O L (全 4 頁)

(21) 出願番号 特願平6-207751

(22) 出願日 平成6年(1994)8月31日

(71) 出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 木戸 敦一

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74) 代理人 弁理士 安富 耕二

(54) 【発明の名称】 ブロック歪み検出装置

(57) 【要約】

【目的】 ブロック歪みを効果的に検出できるようにすること。

【構成】 逆DCT回路から得られる $n \times n$ 個の画素からなるブロックのブロック境界に対して垂直な方向に揃列するとともに前記ブロック境界に対して対称な関係にある4個の画素間の差分を求める第1、第2、第3差分検出回路3、4、5と、前記第1、第2、第3差分検出回路により前記ブロックの縦及び横方向の全てについての差分を求めて各差分の分布を求める第1、第2、第3分布検出回路6、7、8と、前記第1、第2、第3分布検出回路から得られる分布値を比較する比較回路9を備え、この比較回路9の出力によりポストフィルタのオン・オフを行う。



## 【特許請求の範囲】

【請求項 1】 逆 DCT 回路から得られる  $n \times n$  個の画素からなるブロックに生じる歪みを検出するための装置であって、

前記ブロックのブロック境界に対して垂直な方向に揃列するとともに前記ブロック境界に対して対称な関係にある複数の画素間の差分を求める複数の差分検出回路と、前記複数の差分検出回路により前記ブロックの縦および横方向の全てについての差分を求めて各差分の分布を求める複数の分布検出回路と、

前記複数の分布検出回路から得られる分布値を比較する比較回路からなるブロック歪み検出装置。

【請求項 2】 逆 DCT 回路から得られる  $n \times n$  個の画素からなるブロックに生じる歪みを検出するための装置であって、

前記ブロックのブロック境界に対して垂直な方向に揃列するとともに前記ブロック境界に対して対称な関係にある 4 個の画素間の差分を求める第 1、第 2、第 3 差分検出回路と、

前記第 1、第 2、第 3 差分検出回路により前記ブロックの縦および横方向の全てについての差分を求めて各差分の分布を求める第 1、第 2、第 3 分布検出回路と、

前記第 1、第 2、第 3 分布検出回路から得られる分布値を比較する比較回路からなるブロック歪み検出装置。

【請求項 3】 請求項 2 において前記比較回路は前記第 1 分布検出回路から得られる最多分布値と、前記第 2 分布検出回路から得られる最多分布値と、前記第 3 分布検出回路から得られる最多分布値とを比較するようになっているブロック歪み検出装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 デジタル VTR など画素ブロック単位の符号化処理が行われるものにおいて生じるブロック歪みを検出するための装置に関する。

## 【0002】

【従来の技術】 DCT (離散コサイン変換) を用いた符号化圧縮において、量子化による雑音は、復号化した画像の歪みとなって現れるが、その一つがブロック歪みと呼ばれる歪みである。ブロック歪みは、符号化速度が低い場合に目立つブロック状の雑音であり、DCT がブロックを単位とした処理により起因して生じる固有の欠点である。このブロック歪みによりブロックの境界で不連続な状態が生じるが、これは視覚上悪影響を及ぼすものである。

【0003】 かかるブロック歪みを除去するためにポストフィルタとしてエッジ保存形平滑フィルタを用い、ランダムノイズ等による画質劣化を防ぐため画像全面に一様にかけるようにしているが、そのように無条件にフィルタを一様にかけた場合ブロック境界歪みはエッジとして扱われ、効果的な平滑化は行われない。

## 【0004】

【発明が解決しようとする課題】 そこでブロック境界付近にのみ着目し、ブロック境界付近の画素信号レベルよりエッジが否かを判断し、適応的に平滑化処理が行われている。これはブロック境界に接する画素に境界に対して垂直な方向に平滑化を行うようにしたものであるが参照画素数はブロック境界に垂直な 1 次元列とし、境界を挟んで対象な位置にある 4 画素のみについての信号レベルによりフィルタをオンするかオフするかの判定をしていた。

【0005】 しかしながら、かかる方法では、ブロック内の連続性を考慮しながら、境界付近全体の不連続性を判定できない。

【0006】 従って、本発明はかかる問題点を解決しようとするものである。

## 【0007】

【課題を解決するための手段】 本発明は逆 DCT 回路から得られる  $n \times n$  個の画素からなるブロックに生じる歪みを検出するための装置であって、前記ブロックのブロック境界に対して垂直な方向に揃列するとともに前記ブロック境界に対して対称な関係にある複数の (例えば 4 個) の画素間の差分を求める複数の (例えば第 1、第 2、第 3) 差分検出回路と、前記複数の (第 1、第 2、第 3) 差分検出回路により前記ブロックの縦および横方向の全てについての差分を求めて各差分の分布を求める複数の (第 1、第 2、第 3) 分布検出回路と、前記複数の (第 1、第 2、第 3) 分布検出回路から得られる分布値を比較する比較回路からなるブロック歪み検出装置である。

## 【0008】

【作用】 上記の手段によれば、逆 DCT 回路から得られるブロックの縦、横の全てについての差分およびその分布が検出される。

## 【0009】

【実施例】 以下、本発明の一実施例を図面を参照しつつ説明する。

【0010】 図 1 は本発明を実施したブロック歪み検出装置を示しており、VTR の記録媒体から再生された圧縮された画像データは逆 DCT 回路 1 で逆 DCT が施され、一旦、その画像データ 1 フィールド分がメモリ 2 に取り込まれる。次にこの逆 DCT が施された図 2 に示す 8 画素  $\times$  8 画素の矩形ブロックに対し、ブロック歪みが生じているかどうかの検出がされる。

【0011】 ブロック歪みを検出するための参照画素は従来は 1 次元列で行っていたが、本発明では 2 次元列 (4 画素  $\times$  8 ライン) とし、差分を検出する画素はブロック境界に垂直な、前記境界を挟んで対称な位置にある 4 画素  $X_1$ ,  $X_2$ ,  $X_3$ ,  $X_4$ , とする。これら 4 画素の隣合う画素の差分  $d_1$ ,  $d_2$ ,  $d_3$  (図 2 参照) を第 1 差分検出回路 3、第 2 差分検出回路 4、第 3 差分検出

10

20

30

40

50

回路5によって行う。

【0012】即ち、第1差分検出回路3は画素X1とX2の差分d1を、第2差分検出回路4は画素X2とX3の差分d2を求め、第3差分検出回路5は画素X3とX4の差分d3を求める動作をするが、これら差分を求める動作は縦方向の8ラインと横方向の8ラインそれぞれの参照画素4画素に対して行われる。

【0013】第1差分検出回路3で求められた各ラインの差分は第1分布検出回路6にて差分d1に関する分布が求められる。また、第2差分検出回路4で求められた各ラインの差分は第2分布検出回路7にて差分d2に関する分布が求められ、同様に第3差分検出回路5で求められた各ラインの差分は第3分布検出回路8にて差分d1に関する分布が求められる。第1分布検出回路による分布結果は図4(a)、第2分布検出回路による分布結果は図4(b)、第3分布検出回路による分布結果は図4(c)の如くなる。

【0014】そして、比較回路9は前記各第1～第3分布検出回路で得られる分布結果を比較し、ブロック歪みを起こしているかどうかの判定を行なう。

【0015】すなわち、なだらかに変化している画像では、ブロック内部の差分値は一樣にり、図4の分布曲線から分かるように最多分布値dA、dB、dCが検出できる。

【0016】一方、ブロック歪みを起こしているブロックの境界は不連続成分を含むため、差分値はブロック内部のものよりも大きくなる。従って、最多分布値のかたよりや、分布状態を用いてブロック歪みを検出することができる。

【0017】ブロック歪みを起こしているブロックの差分分布は、分布Aの最多分布値dAと分布Cの最多分布値dCが等しく、分布Bの最多分布値dBはdA、dCより

大きい。

【0018】そして、比較回路9でブロック歪みを起こしていると判断されるとポストフィルタ10をオンにして、当該ブロック全体に対してフィルタをかけるようになっている。

【0019】

【発明の効果】以上の通り本発明によれば、ブロック歪みを検出するための参照画素を2次元列とし、ブロック境界を挟む4画素の差分の分布に着目し、ブロック境界全体を参照するので、従来の一次元列を参照画素とし信号レベルを比較するものに比べて、ブロック内の連続性(信号レベルの変化)を考慮しながら、境界付近全体の不連続性を判定できる。

【図面の簡単な説明】

【図1】8×8画素ブロックを用いて参照画素を説明するための図である。

【図2】参照画素間の差分を説明するための図である。


【図3】本発明のブロック歪み検出装置の一実施例を示す要部ブロック図である。

【図4】差分の分布を示す図である。


【符号の説明】

- 1 逆DCT回路
- 2 フィールドメモリ
- 3 第1差分検出回路
- 4 第2差分検出回路
- 5 第3差分検出回路
- 6 第1分布検出回路
- 7 第2分布検出回路
- 8 第3分布検出回路
- 9 比較回路
- 10 ポストフィルタ


【図1】




【図2】



【図 3】



【図 4】



**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☒ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER: \_\_\_\_\_**

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**